课程目标 |
|
Cadence培训初级到中级班主要为您介绍从原理图输入到印刷电路板光绘制造文件输出的全线PCB设计流程，通过讲课及上机练习相结合的方式完成Cadence的原理图工具Concept-
HDL、PCB工具Allegro以及相应的建库工具的使用方法的系统培训。通过培训学员可掌握先进的Allegro
Cadence PCB设计流程，完成PCB设计。 |
|
培养对象 |
|
从事硬件开发的所有人员，以及具有一定基础的高年级本科生或者硕、博士研究生。 |
|
班级规模及环境 |
|
为了保证培训效果，增加互动环节，我们坚持小班授课，每期报名人数限5人，多余人员安排到下一期进行。 |
|
质量保障 |
|
1、培训过程中，如有部分内容理解不透或消化不好，可免费在以后培训班中重听；
2、培训结束后免费提供一个月的技术支持，充分保证培训后出效果；
3、培训合格学员可享受免费推荐就业机会。 |
|
时间地点 |
上课地点：【【上海总部】：同济大学(沪西)/星河世纪广场(11号线上海西站) 【深圳分部】：电影大厦(地铁一号线大剧院站)/深圳大学成教院
【北京分部】：北京中山学院/福鑫大楼 【南京分部】：金港大厦(和燕路) 【武汉分部】：凯盟大厦(新华路) 【成都分部】：四威大厦(泰安里营门口路)
最近开课时间(周末班/连续班/晚班）：Cadence初中级开课：2012年5月27日.......。。.. |
|
学时和费用 |
★课时：
共8天，总计64学时;
◆外地学员：代理安排食宿（需提前预定）
☆合格学员免费颁发相关资格证书，提升您的职业资质
作为最早专注于嵌入式培训的专业机构，曙海嵌入式学院提供的证书得到本行业的广泛认
可，学员的能力得到大家的认同。
☆合格学员免费推荐工作
★实验设备请点击这儿查看★ |
|
师资团队 |
◆【李老师】
8年来一直从事FPGA数字电路设计，高速DSP软硬件的开发，高速PCB，Layout设计经验非常丰富。
精通Allegro cadence和candence SPECCTRAQuest等信号完整性仿真，精通高速PCB
SI仿真、Altium Designer以及PADS工具 。成功开发了多个高速DSP和FPGA结合的高难度项目。
◆【黄老师】
有9年的FPGA和DSP系统硬件开发经验,5年视频和图像处理领域的高速DSP系统硬、软件和FPGA系统的设计和开发经验，高速系统设计经验非常丰富，精通Allegro
cadence和candence SPECCTRAQuest等信号完整性仿真，精通高速PCB SI仿真工具以及PADS,Altium
Designer等PCB设计工具。
更多师资力量请参见曙海教育师资团队，请点击这儿查看。 |
|
课程进度安排 |
| 课程大纲 |
学习目标及要求 |
| 学习使用 Powerlogic 或 ORCAD 软件进行原理图的制作，电路图的零件设计、使用
Allegro 软件进行 PCBLayout ， PCB 封装制作、高速布线规则设置、出 gerber 文件、用
CAM350 检查 gerber 文件。应用范围：制作高速线路板（如：电脑主板、显卡、交换机主板等）. |
| 第一阶段 |
| 1 Concept HDL基本设计流程
Concept HDL Basic Board Design
Flow
2 设计输入 Design Entry
2.1 Project Setup
2.2 Editing a Schematic - Part
Libraries, Adding Parts, Adding Wires,Naming Wires
2.3 Concept Error Checking
2.4 Design Libraries
2.5 Working with Groups
2.6 Copying, Adding, Inserting,
and Moving PagesDeleting Pages
2.7 The CheckPlus Tool
2.8 Cross Referencing Signals
2.9 Plotting the Schematic
2.10 Part Tables
2.11 Packaging
2.12 Bill of Materials
|
第二阶段 |
3 从原理图到PCB：PackageXL 工具使用
3.1 Introduction to Board Layout
3.2 Mainstream Board Design
3.3 Design Synchronization
3.4 Netlist Files
3.5 Export Physical
4 层次化设计 Hierarchical Design
4.1 Components of a Hierarchical
Block
4.2 Creating Hierarchical Block
Symbols
4.3 Top-Down Design |
| 第三阶段 |
5 PCB设计准备：Allegro环境、规则设置、PCB布局布线
5.1 Allegro User Interface
5.2 Managing the Allegro Work
Environment
5.3 Padstack Designer
5.4 Component Symbols
5.5 Board Design Files
5.6 Importing Logic Information
into Allegro
5.7 Setting Design Constraints
5.8 Component Placement
5.9 Routing and Glossing
6 建立元件库 PCB Librarian Expert
6.1 Design Processes and Library Models
6.2 Setting Up a Build Area
6.3 The Symbol View
6.4 The Chips View
6.5 The Part Table View
6.6 The Simulation View
6.7 Testing the Part
6.8 Creating a Split Part
6.9 Importing Text Files |
第四阶段 |
| PCB数据后处理：覆铜、生产加工数据输出
7.1 Copper Areas and Positive
or Negative Planes
7.2 Preparing for Post Processing
7.3 Renaming Reference Designators
7.4 Backannotation
7.5 Creating Silkscreens
7.6 Creating Checkplots
7.7 Generating Artwork
7.8 The Aperture File
7.9 Film Control
7.10 Generating Gerber Files
7.11 Creating Fabrication Drawings
7.12 Generating an NC Drill
File
7.13 Creating the Parameters
File
7.14 Creating Assembly Drawings
|
第五阶段 项目实战，一步步手把手教你完成一个完整的DSP6713开发板 |
DSP6713开发板设计主要内容有:
1.DSP6713开发板功能方框图培训。
2.元件库建立管理
3.DSP6713开发板原理图设计
4.DSP6713开发板PCB叠层结构、阻抗控制介绍
5.DSP6713开发板PCB布局以及布线设计
6.DSP6713开发板EMC设计
7.出Gerber文件
8.DSP6713开发板PCB设计实例 |
首 页 
